[an error occurred while processing this directive]
[an error occurred while processing this directive]
Так обычно никто в MAX+PLUS II проекты на VHDL и Verilog HDL не синтезирует. Для этого есть Synplify, Leonardo, FPGA Express. Правда не знаю, как в Altera Quartus (Quartus II) обстоит дело. С моим PC с ним работать невозможно.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.)»)
[an error occurred while processing this directive]
[an error occurred while processing this directive]
[an error occurred while processing this directive]