[an error occurred while processing this directive]
[an error occurred while processing this directive]
Как в Verilog правильно описывать цепи с тремя состояниями, т.е. когда цепь управляется несколькими источниками?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.)»)
[an error occurred while processing this directive]
[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Отправлено
Обучающийся Верилогу 24 июля 2001 г. 18:18
|
|
|
|
Обзываю цепь как output и tri, но при компиляции выдается сообщение что цепи не может быть назначено более чем одно значение. Почему так?
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Или я не понял вопрос, или...Но не вижу тут проблемы, однако(+) — vitA (26.07.2001 13:10, 149 байт)
- Уточняю ... — Обучающийся Верилогу (30.07.2001 10:07, 507 байт)
- В графике все работает нормально, так что реклама себя оправдывает — Обучающийся Верилогу (25.07.2001 13:54, пустое)
- Ответ: Обещанный в МаксПлюсе internal tri-state emulation, кажется, не более чем реклама.. — Навзничь (24.07.2001 23:02, 51 байт)
- Ответ: по моему такую ошибку максплюс выдает даже в схематике — www (24.07.2001 18:25, 54 байт)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru