[an error occurred while processing this directive]
Элементарно. На VHDL --- смотреть в сторону for...generate и IEEE.std_logic_misc.xor_reduce
(«Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))
Отправлено
andrew_b
07 мая 2004 г. 14:25
В ответ на:
есть некая простая логическая схема, которую нужно раз 1000 повторить, а выходы соединить через XOR... как это сделать?
отправлено filin 07 мая 2004 г. 13:51
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru