Отправлено KA 23 апреля 2004 г. 11:29

reg reg1_cd;

always @ (posedge pci_clk)
begin
if (state == first)
begin
data = data_old;
if (!cs)
begin
reg1_cd = #1 0;
end
else
begin
reg1_cd = #1 1;
end
end
end

• я чего вспомнил то ж-))) а как тебе крендель С? (Handel C) на нем что писал? (у меня никак руки не дойдут ж-))))) — Postoroniy_V   (23.04.2004 23:18, пустое)
• ну а зачем в С тип переменной описывать - ведь по первому присвоению можно во многих случаях тип определить — yes   (23.04.2004 17:36, 45 байт)
• Только стилевая особенность. — V61   (23.04.2004 14:54, 316 байт)
  • verilog или vhdl.....главное хвост!..держать пистолетом ж-)))(+) — Postoroniy_V   (23.04.2004 15:20, 695 байт)
    • И я о том же. — V61   (23.04.2004 15:41, 306 байт)
      • Я не понял о чем ты ;-)))), но видимо ты прав ж-)))....какая разница на чем писать? - главное чтобы ....костюмчик сидел ж-))) — Postoroniy_V   (23.04.2004 16:40, пустое)
• Я уже спрашивал. Но ответы меня не убедили (см. ссылку) — andrew_b   (23.04.2004 13:54, пустое, ссылка)
  • так там тебе SM ответил - "....читабельность", или ответ не удовлетворил?ж=)))) — Postoroniy_V   (23.04.2004 14:16, пустое)
    • тогда на кой хрен Verilog нужен. В ABEL все это и так было и есть — KA   (23.04.2004 14:33, пустое)
      • а тебя разве заставляют под дулом пулемета на verilog-е писать? ж-)))....."не нравится - не ешь!" ж-)))) — Postoroniy_V   (23.04.2004 14:51, пустое)
        • в том то вся и проблема. из пяти опрошенных мной фирм. три работают на Verilog. в прошлом году никто на Verilog не писал. — KA   (23.04.2004 15:42, пустое)
          • мммм....и что?.....проблемы в изучение verilog-a???? знание оного не помешают! ж-))) — Postoroniy_V   (23.04.2004 16:48, пустое)
            • Знание VHDL мешают продуктивному писанию на Veriloge. — KA   (23.04.2004 17:31, пустое)
              • ;-))))))))) — Postoroniy_V   (23.04.2004 18:56, пустое)