[an error occurred while processing this directive]
Вроде как Synopsys SABER
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
SM
29 марта 2004 г. 17:40
В ответ на:
Подскажите ПО, способное проводить смешанное моделирование (analog+ADC+VHDL)
отправлено Прохожий 29 марта 2004 г. 16:50
Составить ответ
|||
Конференция
|||
Архив
Ответы
В таком случае DesignerHDL (+)
—
YuryL
(29.03.2004 18:10, 146 байт)
Я понял вопрос, что надо (+)
—
SM
(29.03.2004 18:25, 136 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru