[an error occurred while processing this directive]
|
При синтезе используются готовые алгоритмические модели, т.е. каждому оператору или конструкции ставится в соответствие своя алгоритмическая модель, в случае DW обычно параметризованная VHDL модель. После чего проводится дальнейший синтез и оптимизация. Т.е. качество проекта не пострадает при переходе с одной библиотеки на другую. А оптимизацию простой логики сейчас все компиляторы делают примерно с одинаковой эффективностью, отличаясь при этом только интерфейсомпользователя да дерективами, хотя Precision уже поддерживает Synopsys Design Constraints Format.
E-mail: info@telesys.ru