Это да. Но фпга это не касается. Для альтеры например DW очень ограниченная (она вместе с квартусом идет). («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Это да. Но фпга это не касается. Для альтеры например DW очень ограниченная (она вместе с квартусом идет).

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено SM 29 марта 2004 г. 16:05
В ответ на: Умеет Synopsys (+) отправлено YuryL 29 марта 2004 г. 15:53

Составить ответ ||| Конференция ||| Архив

Ответы

При желании можно вывести из DC VHDL (+) — YuryL (29.03.2004 16:21, 96 байт)
- Это понятно, я про другое (+) — SM (29.03.2004 16:59, 445 байт)
  - Не совсем так (+) — YuryL (29.03.2004 17:24, 564 байт)
    - Э-э - это тоже не так (+) — SM (29.03.2004 17:59, 2324 байт)
      - Sorry, работаю с Virtex, там таких заморочек нет — YuryL   (29.03.2004 18:16, пустое)
        
        Всем, спасибо. И продолжение вопроса (+) — -=Sergei=-   (29.03.2004 19:35, 344 байт)
        
        Почитать можно user manual (+) — YuryL   (29.03.2004 20:40, 626 байт)
        
        Ответ: — zlyh   (29.03.2004 20:35, 535 байт)
        
        Только в доке не на синтезер, а на (+) — SM   (29.03.2004 20:38, 172 байт)
        
        Я думаю что вряд-ли где (+) — SM   (29.03.2004 20:17, 196 байт)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа