[an error occurred while processing this directive]
Как описать на Verilog'е многобитный (w*n) сдвиговый регистр (линию задержки длиной n и шириной w)?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
ab
26 марта 2004 г. 15:51
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ: Был бы признателен за генератор шума случайных чисел
—
ieee
(05.04.2004 11:58, 75 байт)
Ответ: Sorry, не туда запостил
—
ieee
(05.04.2004 12:03,
пустое
)
могу с синтаксисом чего-то напутать (давно не брал в руки шашки)
—
yes
(26.03.2004 16:31, 192 байт)
забыл про html : в цикле sr[i]<=sr[i+1]
—
yes
(26.03.2004 16:33,
пустое
)
Сорри, предлагаю уйти в другую конфу.
—
ab
(26.03.2004 17:06,
пустое
,
ссылка
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru