[an error occurred while processing this directive]
Спакуха. И VHDL освоишь и Verilog. ("и" а не "или").
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
zlyh
15 марта 2004 г. 11:08
В ответ на:
Коллега! :-) Я вот тоже в точно такой же ситуации...если интерестно(+)
отправлено kos 15 марта 2004 г. 10:38
Составить ответ
|||
Конференция
|||
Архив
Ответы
да я и не переживаю... :-) Но за поддержку все равно спасибо!
—
kos
(15.03.2004 11:11,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru