Отправлено DmitriP 26 февраля 2004 г. 16:14 В ответ на: Вы не ответили на основной вопрос (+) отправлено SM 26 февраля 2004 г. 15:17

Допустим я объявил :
reg [3:0] count;

Далее есть процесс:

always @ (posedge clk)
begin
if (clkk == 1)
count = count + 1;
end

как в этом случае будет интерпретироваться значение счетчика?
будет ли выполняться условие
if (count > 6)
Если в счетчике значение "1010"(представлено в побитовом виде, младший бит справа) ?
Если счетчик - есть знаковая переменная, то условие равно FALSE, если беззнаковое - TRUE.

• Вопрос про (+) — SM   (26.02.2004 16:36, 320 байт)
  • тогда это то же самое что и SIGNED/UNSIGNED в VHDL.(+) — DmitriP   (26.02.2004 16:45, 369 байт)
    • Верилог корректно (+) — SM   (26.02.2004 16:49, 205 байт)
      • Чегой-то он выругается? Все функции в библиотеках VHDL unconstrained, так что ради бога сравнивайте числа с разной разрядностью. — andrew_b   (26.02.2004 17:05, пустое)
        • И знаковые с беззнаковыми тоже напрямую? — SM   (26.02.2004 17:17, пустое)
          • Да, с помощью std_logic_arith. — andrew_b   (26.02.2004 17:24, пустое)
            • Ну тогда разницы тут нет никакой. — SM   (26.02.2004 17:28, пустое)