Отправлено zlyh 24 февраля 2004 г. 19:43 В ответ на: Ответ: Я нападю на VHDL. Мне этот язык тоже нравится. Но меня в нем убивает неоднозначность трактования одних и тех же процессов.В любом, знакомом мне языке A равно B если мы присваеваем одно значение другому. Почему в VHDL мы должны еще думать о том моделируем мы процесс или симулируем. Почему нет однозначности.А вообще я пришел к мнению, что надо бросить задавать ненужные вопросы, я начать изучать, как говорят в арми, материальную часть. отправлено GVS 24 февраля 2004 г. 19:31