[an error occurred while processing this directive]
А на логике реализовать можно? ....
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
Amid 19 февраля 2004 г. 19:19
В ответ на: Ответ: PLL отправлено
Dm 19 февраля 2004 г. 18:39
|
|
|
|
Пропускаем CLK через определённое нечетное количество элементов NOT(формируем искуственную задержку CLK), - полученный сигнал объединяем с исходным через XOR. ??!
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru