Отправлено vladx 17 февраля 2004 г. 12:58

В core gen'e генерю элемент (BUFT например), вставляю в проект полученные файлы *.vhd и *.edn, выдает ошибку не найдена XilinxCoreLib, пытаюсь скомпилить эту lib'у - выдается куча ошибок ...
Может я что-то не так делаю ... ?

• Ответ: В какой среде компилируете? — ОС   (17.02.2004 15:32, 4 байт)
  • Active-HDL 6.2 — vladx   (17.02.2004 16:01, пустое)
    • Ответ: — ОС   (17.02.2004 16:33, 129 байт)
• Телепаты все в отпуске. Какие именно ошибки выдаются при компиляции XilinxCoreLib? И вообще, сходите по ссылке. — andrew_b   (17.02.2004 14:14, пустое, ссылка)
  • Например (+) — vladx   (17.02.2004 14:23, 221 байт)
    • Как вы пытаетесь скомпилировать XilinxCoreLib? (+) — andrew_b   (17.02.2004 15:01, 312 байт)
      • Все правильно, дело было в порядке компиляции ... Спасибо ! — vladx   (17.02.2004 16:54, пустое)
• вверху исходника library unisim; use unisim.all; добавили? — UR   (17.02.2004 13:19, пустое)
  • да ща добавил и в свой исходник (core gen'овский) и в XilinxCoreLib'овские исходники - результат тот же ... — vladx   (17.02.2004 13:51, пустое)
    • Еще ... Надо use UNISIM.VComponents.all; +правильно описать в проекте коргеновский модуль — UR   (17.02.2004 14:21, пустое)
      • Пример использования... — UR   (17.02.2004 14:37, 1959 байт)
        • В проекте у меня так все и описано, но (+) — vladx   (17.02.2004 14:53, 219 байт)