[an error occurred while processing this directive]
|
1) для синтеза VHDL - это не набор исполняемых команд, а рекомендации к синтезу
то есть синтез пытается синтезировать что-то, поведение которого совпадает с поведением описания
2) изначально это язык симуляции, а синтезировать из него схемы придумали потом, поэтому многие синтаксически правильные конструкции языка бессмысдены с точки зрения синтеза - так как см. 1)
E-mail: info@telesys.ru