[an error occurred while processing this directive]
Опять про три сосны в верилоге.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
SKov 05 февраля 2004 г. 21:12
|
|
|
|
Надо реализовать двунаправленный буфер.
Один вход-выход А.
Второй вход-выход B.
С-вход управления направлением передачи А->B или B->A.
Можно ли обойтись без внешних подтяжек ?
Помогите написать эти пять строчек!!!!!!!!!
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Ответ: — none (05.02.2004 22:20, 188 байт)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru