Ответ с www.model.com («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Ответ с www.model.com

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено Michael 30 января 2004 г. 16:24
В ответ на: Эт плохо... отправлено zlyh 28 января 2004 г. 10:29

Hi Michael,

No, there is no coverage for gate level Verilog instances.

Regards,

Отправка ответа