Отправлено dsmv 15 января 2004 г. 14:30 В ответ на: Interface есть, это просто описание портов и generic-ов. Сигналы наверно можно связать с помошью record type, но направление будет одно. А "связать несколько модулей" незнаю о чём. отправлено zlyh 15 января 2004 г. 13:10

Выглядит примерно так (пишу по памяти, могу ошибиться)

inteface bus_a {
adr: ... (определение типа)
data: ...
wr: ...
rd: ...
}

// определение двух модулей
module m1 ( bus_a a );
module m2 ( bus_a a );

// определение модуля вернего уровня

module top {

interface bus_a a;

mod_m1: m1( a );
mod_m2: m2( a );

}

a содержит поля, которые в разных модулях могут быть входом и выходом. Применение этого механизма позволяет намного уменьшить объём кода.

• Я в верилоге ни разу не гуру, но с точки зрения банальной эрудиции (+) — andrew_b   (16.01.2004 09:46, 610 байт)
  • Ответ: Правильно - лучше написать лишку, чтоб потом не сидеть и репу не чесать — axalay   (19.01.2004 10:23, пустое)
  • {это типа пятница} а почему бы не пользоватся оверлоадом (типа как С++), а понятие интерфейсов есть в системС (но мне так и не удалось разобраться) — yes   (16.01.2004 10:05, пустое)
• Напоминает то что ВХДЛе можно хранить\компилить отдельно entity и architecture и увязывать их с помощью configuration. — zlyh   (15.01.2004 18:09, 285 байт)