[an error occurred while processing this directive]
|
Вопрос имею, возможно тупой (ну чайник я :), всю дорогу IN-GATE работал ), суть такова, в VHDL на ISE хочу написать модуль с двумя тактовыми частотами (грубо говоря, нужен сдвиговый регистр с параллельной загрузкой по фронту WR, и дальнейшей работой по фронтам CLK), как это можно сделать? В имеющейся у меня литературе ни чего похожего нет. Если я делаю WR'EVENТ ошибка не выдаётся, однако, ничего в регистр не грузится. А ежели CLK'EVENТ, внутри WR то всё работает, но , к сожалению, это меня не устраивает, медленно слишком. Чего я в этой жизни не понимаю?
E-mail: info@telesys.ru