[an error occurred while processing this directive]
если я правильно понял, то вижу несколько пороков в методе
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено yes 01 декабря 2003 г. 10:22
В ответ на: Ещё раз на тему "Altera ---> Xilinx". Нужно подробное описание LCELL(+) отправлено Авсётаки 30 ноября 2003 г. 10:31

1) ячейка в ксайлинсах наверняка отличается от ячейки альтер (я с альтерой не работал, но в разных семействах ксайлинсов ячейки разные)
то есть перенести АТОМ нетлист (опять же если я понял что это) с одного на другое не выйдет

2) если даже ячейки могут выполнить одинаковую функцию, то может быть разное (для разных кристаллов) их соединение для выполнение времянок, например какие-нибудь цепи переноса

ну а для Xilinx можно ячейку посмотреть в FPGA editor - все опции и возможные соединения показаны (там даже можно найти специфические ячейки незадокументированные ксайлинсом), наверняка у альтеры есть такое же туло - типа ближайшие конкуренты

собственно для железной независимости языки высокого уровня и придуманы, я вообще стараюсь не вставлять платформо зависимые модули - ну то есть память описываю не как BRAM_xxx, а как HDL память (при условии, что синтез сумеет ее "заинферить"), fifo беру не из корегена, а пишу руками, сумматор пишу как + и т.д.
это все занимает очень немного времени и по времянке/площади не проигрует

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru