[an error occurred while processing this directive]
Думаю имелся в виду логический элемент CPLD(FPGA) : 5ИЛИ +MUX+2исключающееИЛИ+регистр. Тоже хотел бы видеть, но многое можно вычислить из описания ALTERA и XILINX. Просто надо "вычислять", собирать по крупицам :).
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))