[an error occurred while processing this directive]
Думаю имелся в виду логический элемент CPLD(FPGA) : 5ИЛИ +MUX+2исключающееИЛИ+регистр. Тоже хотел бы видеть, но многое можно вычислить из описания ALTERA и XILINX. Просто надо "вычислять", собирать по крупицам :).
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено algent 01 декабря 2003 г. 05:53
В ответ на: Ещё раз на тему "Altera ---> Xilinx". Нужно подробное описание LCELL(+) отправлено Авсётаки 30 ноября 2003 г. 10:31


Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru