[an error occurred while processing this directive]
|
Приветствую всех!
Есть задача - транслировать проект с Altera (EP2A15) на Xilinx (XC2V2000).
Альтеровский проект делан на Квартусе 2.0 и представляет собой сложную иерархическую структуру собранную из множества Verilog-модулей, графических модулей, библиотечных блоков (LPM).
Вопрос, как сделать трансляцию с наименьшими трудозатратами?
E-mail: info@telesys.ru