[an error occurred while processing this directive]
Научите крякать ModelSim. У меня 2 кряка есть уже. С одним вообще не работает. С другим работает только на Verilogе, а на VHDL не хочет. Жду ответа как соловей лета!
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.)»)
[an error occurred while processing this directive]