Отправлено дядя Федя aka yes 10 мая 2001 г. 14:44

если да то какие из них

• по-моему перечисленны только синтезы, а симуляторы ? — дядя Федя aka yes   (10.05.2001 16:03, пустое)
  • Modelsim — Игорь   (10.05.2001 20:00, пустое)
  • Если не ошибаюсь Aldec ActiveHDL -(www.aldec.com, www.aldec.com.ua) - modeling — Victor   (10.05.2001 16:35, пустое)
• Altera MaxPlus позволяет, но Вы сами плевались в его сторону..(-) — Навзничь   (10.05.2001 15:32, пустое)
  • я с ПЛИСами (Xilinx, Altera) дела не имею — дядя Федя aka yes   (10.05.2001 16:06, 111 байт)
    • а если они разделены - то кто из них кто? — yes   (11.05.2001 17:03, 295 байт)
      • Ответ: Chip-level(+) — Навзничь   (11.05.2001 17:53, 188 байт)
        • Нда, похоже, я облажался в терминологии (+) — Навзничь   (11.05.2001 17:59, 17 байт)
          • По-моему Chip-Level - это когда моделируются два или более чипов, это может любой симулятор нужны только библиотеки соответствующие — Игорь   (13.05.2001 01:21, пустое)
    • Ван нужен Source-level или Chip-level симулятор??(-) — Навзничь   (10.05.2001 20:49, пустое)
      • непопал :) — yes   (11.05.2001 17:04, пустое, ссылка)
• Ответ: Synplify Pro - mixed VHDL and Verilog — Victor   (10.05.2001 15:14, пустое)