[an error occurred while processing this directive]
Вопрос по использованию ячеек lcell в ACEX на VHDL (+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено _aquarius_ 04 сентября 2003 г. 16:15

Из структуры lcell, приведенной в даташите следует, что один из входов LUT может непосредственно использоваться как сигнал ena для соответствующего триггера этого же lcell. То есть на одном lcell вроде как возможно реализовать структуру: двухвходовый мультиплексор + DFFE. Перепробовал массу способов записать такое на VHDL в MaxPlus - всегда генерируется 2xLUT вместо одного. В графическом редакторе такое проходит.Вопрос: как правильно задать такой элемент, чтобы MaxPlus впихнул все в 1xLcell ( желательно VHDL)?
Спасибо за ответы.


Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru