[an error occurred while processing this directive]
VHDL - INTEGER <-> STD_LOGIC_VECTOR
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
Bug 03 сентября 2003 г. 12:09
|
|
|
|
как можно присвоить значение шины типа std_logic_vector(7 downto 0) временной переменной integer range 0 to 255 ???
и обратно...
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru