[an error occurred while processing this directive]
Cver - открытый (GPL) симулятор Verilog (+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено andrew_b 14 августа 2003 г. 11:49

GPL Cver is a Verilog HDL simulator that is released under the GNU General Pulic License. GPL Cver is a full 1995 P1364 Verilog standard HDL simulator. It also implements some of the 2001 P1364 standard features including all three PLI interfaces (tf_, acc_ and vpi_) as defined in the 2001 Language Reference Manual (LRM).

Precompiled binaries and pre-built make files are available for X86 Linux, Sparc Solaris and Apple Mac OSX. These files are available for download here. Because Cver is an interpreter, it should easily port to any system that supports the gcc GNU C compiler. The main porting complication is usually related to Cver's use of dlsym/dlopen programming dynamic library linking.


Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru