|
|
проект чужой (был в комплекте с железом), я по мере сил его правлю и дописываю свои куски
в проекте есть несколько узлов, которые есть в виде исходников и в виде нетлиста (ngd), при этом из исходников синтезировать работоспособный модуль не удается (времянка глючит - обсуждали в конфе)
поэтому в разных местах стоят attribute BLACK_BOX, которые для синтеза раскоментируются, а для моделирования закоментируются
вродебы, самое простое решение - поставить их в generic map
и использовать if generate
но так как часть файлов правится сапортом, а "в чужой монастырь со своим уставом не ходят" - вот я и пытаюсь узнать как эту компиляцию можно сделать по другому
также есть набор констант (определяющих конфигурацию железки - например, размер памяти), которые в оригинале инициализировались в нескольких файлах. я собрал их в package, но опять же если какие-то части проекта правятся на стороне - в них приходится исправлять
если был бы препроцессор (как Verilog), то `include `define `if сильно жизнь облегчило бы
CVS или какую-либо другую систему поставить нельзя из-за маразма
E-mail: 
info@telesys.ru
