Ответ: Ваш случай: («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Ответ: Ваш случай:

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено V61 02 июля 2003 г. 10:36
В ответ на: вопрос к знатокам VHDL: можно ли в "агрегатах" std_logic_vector использовать range отправлено yes 01 июля 2003 г. 15:38

DATA <= Shl(ext(STATIC_OUT,32),x”1c”);
Смотрите функции shl,shr,ext,sxt (возможно есть и другие);
Sxt – синтезируется, shl,shr,ext – не помню.

Отправка ответа