[an error occurred while processing this directive]
|
скорее всего надо ковырять в область условной компиляции
`define
`if `else
или
\\ translate on
\\ translate off
и т.п.
ну вот например непонятно что, но без триггеров
module mx(a,b,c)
input [1:0] a;
output [2:0] b;
output c;
always @(a)
case (a)
2'b10: begin b=3'b101; c=1; end
2'b01: begin b=3'b110; c=1; end
default: begin b=3'bxxx; c=0; end
endcase
endmodule // mx
Mapping to part: xcv50ecs144-8
Cell usage:
VCC 1 use
I/O primitives:
IBUF 2 uses
OBUF 4 uses
I/O Register bits: 0
Register bits not including I/Os: 0 (0%)
E-mail: info@telesys.ru