[an error occurred while processing this directive]
распространяемый в конфе modelsim (5.6 / 5.7) нормально выполняет sdf аннотацию?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
yes 21 июня 2003 г. 11:07
|
|
|
|
под ХР почему-то виснуть стал часто
проект на VirtexE 600
виснет намертво
я думал Vital VHDL-ный глючит, но с Verilog (без Proj.Nav. утилитами сгенерил) та же фигня
или это проблемы XP, на 2000 может поменять?
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru