[an error occurred while processing this directive]
|
Если на "и хоть post-p&r моделирование" разницы нет. То функционально он вроде как должен быть правильным. Остаётся тайминг.
RLOC-и (LOC-и) вроде как в EDIF-е есть (могут быть), т.к. они атрибут какой нибудь компоненты. Точно это можно посмотреть в Хилинховых корках.
Вот читаю Constraints Guide говорят что тайминги кладут только в Constrains file.
У Сюнплифая есть фишка что он может генерить constrains file (помоему pcf) и класть его рядом с ЕДИФом, тогда Хилинх автоматически хватает тот файл. Приоритет того файла выше чем user constrains file (с последствиями).
В вашем конкретном случае возможно всётаки не недостаточное моделирование - не выявляет ошибку.
E-mail: info@telesys.ru