[an error occurred while processing this directive]
|
я наблюдаю, что проекты на ПЛИС (наблюдаю я Xilinx ISE) не принято разбивать на подмодули, то есть проект всегда рероутится весь, даже если какие-либо куски не пересинтизируются или берутся от Synplify (вставляются в проект в EDIF)
проекты уже большие, и как-то это не хорошо, времена плывут, требуется переписывать временные ограничения при изменении структуры и т.п.
вопрос - это действительно так или я просто не разобрался с тулзами?
просто в тулзах для АЗИКов очень много внимания (и места в доках) уделяется именно разбиению на куски и синтезу этих кусков
например do_derive_context (или приблизительно так - если у SM дока по DC под рукой, может скажет как правильно), любят еще называть эту методу top-bottom-up-down
если такие методы применимы для ПЛИС, где про это посмотреть?
E-mail: info@telesys.ru