[an error occurred while processing this directive]
Ответ: Написано нормально. Может проблемма внутри модуля?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
VLL
03 июня 2003 г. 15:06
В ответ на:
помогите понять, как посмотреть (Modelsim) сигналы в модулях сгенеренных generate?
отправлено yes 02 июня 2003 г. 18:31
Составить ответ
|||
Конференция
|||
Архив
Ответы
отдельно модуль симулируется (логика + регистр)
—
yes
(03.06.2003 15:43,
пустое
)
Ответ: Маловато информации
—
VLL
(03.06.2003 16:16, 137 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru