Отправлено Slavko 26 мая 2003 г. 14:02 В ответ на: Ответ: Характерная точка зрения для программиста,занявшегося разработкой железа...Ничего личного. отправлено Serge 25 мая 2003 г. 23:55

Не нравится синтаксис VHDL, используйте Verilog. Думаю в ближайшее время они выровняются по количеству функций. Главное перестроится психологически от проектирования последовательных схем к параллельным. Но если не в моготу, тогда рисуйте ваш программный алгоритм в автомате состояний и транслируйте в VHDL не задумываясь какой код получится и далее запихивайте полученное в кристалл.

• Вы не совсем понимаете суть. — Rotten   (30.05.2003 12:11, 777 байт)
  • Ответ: Тогда вы должны понимать,что у любого инструмента есть своя область применения.И С-подобные инструменты еще не вышли даже на уровень VHDL/Verilog по эффективности,а про моделирование я и говорить не хочу. — Serge   (01.06.2003 19:53, пустое)