Отправлено yes 13 мая 2003 г. 18:11 В ответ на: проблема не в #time, а в кокретной задержке пока событи не наступит, если использовать просто @(Wr) то только в одном месте tesbench в первом, где он встречается он будет работать, в остальных нет, у меня так выходит. отправлено cdg 13 мая 2003 г. 16:51

с событиями (специальный тип event в verilog-e) вобще по другому надо работать, но я понял что wr это не событие, а сигнал (reg | wire)

в принципе должно работать
@wr; // любое изменение сигнала wr -

можно попробовать
@(posedge wr or negedge wr);