|
|
Это просто пример (без глубокого смысла), я пытался понять,
что тут происходит параллельно, а что последовательно...
Компилятору нравится все.
Симулятор Макспласа выдает кучу предупреждений о генерации.
Где тут я погорячился ?
`timescale 1ns / 100ps
module first
(data,clk,q2,bus);
input [7:0]data;
input clk;
output [7:0] bus;
output q2;
reg q2;
reg [7:0] bus;
always @(posedge clk) q2=^data;
always @(posedge clk) bus<=data;
endmodule
E-mail: 
info@telesys.ru
