[an error occurred while processing this directive]
Active HDL 4.1 # Synplify 7.1 # FPGA Advantage 5.3
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
МИФИст 29 октября 2002 г. 15:58
|
|
|
|
Дайте crack ну очень нужно всё перерыл нигде, не нашёл...=(
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru