[an error occurred while processing this directive]
Про загрузку и логические уровни
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено Мартовский Котяра 26 октября 2002 г. 22:54

Во-первых, не подскажут ли благородные доны что такое параллельная загрузочная мода для Xilinx ? Вернее что это такое мне понятно, не понятно как соорудить схемку параллельного загрузчика, поддерживаемую Impact. Почему мне это интересно - сейчас хочу работать с XC2S200. Никогда раньше не имел дела со столь крупными кристаллами. Боюсь загрузка по JTAG будет слишком медленной и захочется грузить побыстрее.

Во-вторых. Кто имел опыт, можно ли Xilinx Spartan-2 напрямую подключать к 5-вольтным логическим цепям ? По входу как я понял можно через резистор. А по выходу - существуют сомнения. Как я понял напряжение питания выходных каскадов Xilinx нельзя устанавливать выше 3.6 вольт. Будет ли этого достаточно для уверенного срабатывания 5-вольтных логических цепей ? Особенно если сигналы должны будут передаваться по небольшому кабелю. Конкретно мне нужно подключить к FPGA жесткий диск IDE. Можно ли это сделать без дополнительных преобразований уровня ?

C почтением
Его Мурлычество Мартовский Кот
Певец весенних подворотен :)))

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru