[an error occurred while processing this directive]
|
Группа специалистов
разрабатывает синтезируемые модели на VHDL
для реализации DSP -алгоритмов под ПЛИС
различных серий.
Успешные проекты:
1)настраиваемое ядро КИХ фильтра - до 200 МГц на VirtexE
любая разрядность, любая длина КИХ;
2)настраиваемое ядро БПФ
любая разрядность, любая длина БПФ;
3)двумерное DCT\IDCT
и другие.
Интересуемся,
какая у Вас работа.
E-mail: info@telesys.ru