Отправлено Мартовский Котяра 24 февраля 2005 г. 07:19

В свое время заметил следующий баг в камнях серии 90. После переключения линий из режима вывода в режим ввода, проходило достаточно большое время, прежде чем линии начинали нормально работать как входы. Мне нужно было передать байт из AVR в некий девайс на FPGA и считать от туда ответ. Я переводил 8 линий в режим вывода, выдавал на них байт, затем переводил их в режим ввода и считывал с них же ответ. Так вот, чтобы это заработало, приходилось ждать приличное время после перевода порта в режим ввода. Вопрос к народу такой. Устранен ли этот баг в камнях серии Mega ? Мне нужно сейчас сделать схему на Mega и я не знаю, можно ли закладывать туда двунаправленный ввод/вывод или нельзя.
С почтением
Его Мурлычество Мартовский Кот.
Любимец дворовых кисок :)

• Приличное время - понятие относительное. Во всяком случае I2C работает и никто не жаловался. Скорее всего, в Вашей схеме какая-то проблема была. — adw   (24.02.2005 09:51, пустое)
• Приличное время - это сколько ? И кстати в 90 камнях (не помню) были внутренние подтяжки ? если нет, то стояли-ли они снаружи ? — miv   (24.02.2005 09:31, пустое)
• скорее это емкость выводов контроллера, если в момент считывания они оказываются на весу — RUAL   (24.02.2005 07:41, пустое)
  • На весу там ничего не осавалось. Xilinx работал именно как двунаправленный порт ввода-вывода. И его шина становилась выходом, как только AVR выставляла ему сигнал чтения. Так что баг был в AVR, это железно. — Мартовский Котяра   (24.02.2005 08:58, пустое)
    • Да вроде нормально. Ну, для Меги128 в мануале есть указание, чтоб ставить один NOP перед считыванием только что заточенного на вход пина (+). — cout   (24.02.2005 09:24, 201 байт)