Отправлено кое что колупавший 17 февраля 2005 г. 04:30 В ответ на: Ответ: отправлено belax 16 февраля 2005 г. 22:48

На tms320vc54xx
при расходе памяти ... килобайтов 4-6 развернуты таблицы постановок до байтового обращения и тоже самое с ключами. не помню - вроде и пресдвинуто немного тоже было ... :)

так вот на 100 многогерц выход ~400 кБайт/сек - енто не теоретизирования , а живое :).

все жило во внутренние памяти - сам алгоритм еще килобайта 2-4 отъедал.

100 Мбит - это что то где 12.5 Мбайт сек...

если это один поток дданных и с гаммированием с обратной связью - то как бы параллелить не ясно как? :) Если разные потоки то можно и параллелить конечно.

теперь есть 55 серия от техаса - там до 2 команд на такт бывает - но не для любых двух! так что в 2 раза врядли разгониться -ну и частоты у них до 300 - т.е. x3 и x2(что маловероятно) = 2.4 мбайта - все равно надо 6 штук :)

в общем вам один выход с вашими 100 Мбитами - спец логика - на FPGA каком или же смотрите на 6000 серию от техаса 64 особенно - там кроме больших частот еще и по 8 микроядер - уж ентого то хватит. аля 600 многонерц и 8 ядер и теже 0.4-0.3 мбайта на 100 - как раз вас и перекроет да еще и запасами.

еще как вариант вот эта дурь
http://www.intel.com/design/network/products/npfamily/ixp2400.htm

тоже 8 микроенджинов на борте + еще xScale для всякой ерунды + сразу для сетки заточен. Но вот техас относительно легко доставабелен и не дорог - а ента дурь - даже и не знаю.