Отправлено Paramedic 25 января 2005 г. 10:13

Есть такая проблема. Контроллер не успевает часто посылать данные по SPI (24 бита). Можно посылать четыре раза подряд одни и те же данные. Как с помощью нехитрой внешней схемки на логике сделать следующее:
послать данные один раз, ждать три периода, пока внешняя схема сама шлёт данные, затем снова послать и т.д. Я так понимаю, что это должен быть сдвиговый регистр? Не хочется делать на D-тригерах, их много надо, может есть что стандартное.

• НА FIFO смотреть надо ИМХО. — artem   (25.01.2005 10:26, пустое)
  • А бывает FIFO с параллельной загрузкой и последовательным выходом? — Paramedic   (25.01.2005 11:38, пустое)
    • 1 — artem   (25.01.2005 11:49, пустое, ссылка)
    • А вот ЭТО уже называется не ФИФО, а сдвиговый регистр. :) Посмотри (74) 597 микросхемму. — artem   (25.01.2005 11:44, пустое)
      • Почти то что нужно, а есть подобное на несколько байт (чем больше - тем лучше), а не на один? — Paramedic   (25.01.2005 12:16, пустое)
        • Каскадировать 597 или ПЛИСить. — Точка опоры   (25.01.2005 12:21, пустое)
          • ПЛИСить на ксилинксовой фпга с двухпортовой РАМ (спартан, виртекс...). — druzhin   (25.01.2005 15:58, пустое)
          • Совершенно верно. Но мне кажется, что пора переходить на контроллеры с ПДП. :) — artem   (25.01.2005 12:31, пустое)