Отправлено интересно, 24 декабря 2004 г. 12:52

Вместо 8/16/32 разрядной внешней шины несколько LVDS приемо-передатчиков. Вот было бы здорово:
1) Ног у микросхем меньше.
2) Разводить платы проще (соединяешь контроллер и память несколькими проводниками). Правда требования к этим проводникам покруче будут :-(
3) По идее, должны уменьшится габариты платы.

• Давно уже в писюках для подключения BIOS и MIO используется шина LPC - Low Pin Count — vmp   (24.12.2004 13:09, 115 байт, ссылка)
  • Нет. Ну это понятно. А вот, если были бы, напрмер, ARM7 или AVR в корпусе ног так 20-60, (+) — интересно,   (24.12.2004 13:29, 132 байт)
    • По крайней мере один такой в Мегах есть. SPI называется. — Сидоргек   (24.12.2004 13:33, пустое)
      • SPI подобный интерфейс (мало проводов), но, скажем 600 MHz. Чтобы по времени доступа было, так же как и к параллельной шине. — интересно,   (24.12.2004 14:00, пустое)
      • SPI подобный интерфейс (мало проводов), но, скажем 600 MHz. Чтобы по времени доступа было, так же как и к параллельной шине. — интересно,   (24.12.2004 14:00, пустое)
        • А плату под эти 600МГц? А помехи? По этому поводу анекдот: (+) — Сидоргек   (24.12.2004 14:06, 182 байт)
          • ATA vs SerialATA эти проблемы решены. В LVDS решениях - решены. Почему они не могут быть решены при доступе к DRAM? — интересно,   (24.12.2004 14:22, 82 байт)
      • осталось найти DRAM на SPI — DASM   (24.12.2004 13:35, пустое)
        • Только перед этим следует задать себе вопрос: на кой ляд вся эта последовательная балалайка нужна? Что бы быстродействие снизить? — Сидоргек   (24.12.2004 13:57, пустое)
          • В том, то и дело, что быстродействие должно остаться. — интересно,   (24.12.2004 14:09, 518 байт)
            • Так оно и будет в ближайшем будущем — тенденция, однако!   (24.12.2004 14:49, пустое)