Отправлено newuser 14 сентября 2004 г. 16:38

, адреса процессора A1-A19 соединяются с адресами A0-A18 внешней памяти??? Почему шина адреса процессора A0 не соединяется?

• Часто встречаю что в основном многие flashki позволяют конфигурировать их в 8 или 16 ти разрядном режиме работы , а вот SRAM нет либо 8- ми или 16-ти разрядные причем у последних есть пины UB и LB. Почему так? — newuser   (14.09.2004 17:50, пустое)
  • Ответ: (+) — MALLOY   (14.09.2004 18:19, 486 байт)
    • Если память 16-ти разрядная, то по адресу, к примеру, 0 будет лежать два байта, по адресу 1, тоже два байта и т.д прально? — newuser   (14.09.2004 18:40, пустое)
      • Память непрерывна, но (+) — misyachniy   (14.09.2004 19:10, 208 байт)
        • А если шина 16ти разрядная, то можно писать прям подряд. адрес 0 --> два байта: адрес 1 --> два байт и т.д. — newuser   (14.09.2004 19:22, 85 байт)
• Ответ:а ПРОЦ КАКОЙ ? — MALLOY   (14.09.2004 17:24, пустое)
  • ARM — newuser   (14.09.2004 17:35, пустое)
    • Ответ: Странно, и работает ? (+) — MALLOY   (14.09.2004 17:43, 243 байт)
      • AT91RM9200 в схеме на evalution board так. — newuser   (14.09.2004 17:53, пустое)
        • Ответ: Читаей манул, там хитрый контроллер памяти, Иногда А1 может быть А0, ну вобщем там все меняется в зависимости от конфигурирования EBI — MALLOY   (14.09.2004 18:04, пустое)
• Ответ:а ПРОЦ КАКОЙ ? — MALLOY   (14.09.2004 17:24, пустое)
• SDRAM или SRAM ??? — DSN   (14.09.2004 16:40, 130 байт)
  • а я считал что если шина проца сконф как 16р порт то байт выбирать нужно программно а не аппартно — Romario   (14.09.2004 17:04, 119 байт)
    • да...кажется наглючил — Romario   (14.09.2004 17:14, пустое)
    • Похоже не прав ! — Kuka   (14.09.2004 17:10, пустое)
  • Ну-ка, Ну-ка по-подробнее - про "придется выбирать адрес слова и нужный полубайт" — Kuka   (14.09.2004 16:53, пустое)
    • ну опечатался, байт ... сам процессор это делает. — DSN   (14.09.2004 16:55, пустое)
      • И байт пишет САМ - при доступе к слову ? Вот же какой - одно слово ПРОЦЕССОР ! — Kuka   (14.09.2004 17:03, пустое)
• Попробую угадать - наверное потому как процессор 16-битный. А архитектура у него (+) — SM   (14.09.2004 16:40, 34 байт)
  • процессор 32-х битный, а внешняя шина 16 битная , внешняя flash тоже 16 ти битная — newuser   (14.09.2004 16:49, пустое)
    • Ну так все понятно (+) — SM   (14.09.2004 17:01, 207 байт)
      • На flashке таких пинов не нашел, а вот у SRAM есть UB (upper byte) LB (low byte), похоже это для доступа к байтам. — newuser   (14.09.2004 17:46, пустое)
        • И пральна! Эти сигналы в основном актуальны для записи. То есть не для флешек :) — SM   (14.09.2004 18:01, пустое)
    • на адрес флэш A0 не вешают потому как инструкции у 32 битных — Romario   (14.09.2004 16:59, 281 байт)
      • Не всегда они у 32-битных кратны :) Возьмите самый близколежащий проц - пень :) — SM   (14.09.2004 17:02, пустое)
        • конечно не всегда..у меня не такой широкий кругозор чтобы это утверждать:)) я про любимый ColdFire и ARM (менее любимый):) — Romario   (14.09.2004 17:08, пустое)