Отправлено semen 26 августа 2004 г. 00:22 В ответ на: VHDL конфа спит. По Verilog просветите плиз отправлено DASM 26 августа 2004 г. 00:10

В смысле объявить src одновременно входом и выходом ?
Cчитаю что нельзя , точно не знаю.
Если надо могу по докам порытся....