Отправлено DASM 10 августа 2004 г. 08:02

The SRAM controller incorporates a write-back buffer in order to prevent CPU stalls during back-to-back writes. The write-back
buffer always holds the last data sent by software to the SRAM. This data is only written to the SRAM when another write is
requested by software. If a chip reset occurs, actual SRAM contents will not reflect the most recent write request.

Вопрос как всегда один - нафига ?

• Скорее всего частота ядра > чем памяти сотв 1такт ядра != 1такт памяти. — локи   (10.08.2004 09:24, пустое)
• Как всегда - недодумка... (+) — SM   (10.08.2004 08:21, 293 байт)
  • ничего не с крутым названием. Еле нашел это :-) Думаю мужики то еще не знают... — DASM   (10.08.2004 08:23, пустое)
• Это идеология write-back буффера, вопрос скорее к отцам-идеологам — Котик   (10.08.2004 08:17, пустое)
• А что именно? Буфер? — Bill   (10.08.2004 08:13, пустое)
  • ну зачем эта буферизация при однотактовой RAM ??? — DASM   (10.08.2004 08:14, пустое)
    • Так, наверное она потому и однотактовая, что есть этот буфер. — Bill   (10.08.2004 08:17, пустое)
      • неа :-( — DASM   (10.08.2004 08:20, пустое)