|
Вся логика работы в FPGA - автоматы и прочее. CPLD в не-XDS-части тупой преобразователь уровней + десереалайзер для режима MSP. Выводятся наружу в разных режимах разные пины LPT (согласно схематике поддерживаемых JTAG'ов).
E-mail: info@telesys.ru