|
Официальное описание техаса:
PORT2 - Bug description: Module: PORT3, Function P3.x/TAx, port direction The direction of P3.3/TA0 to P3.7/TA4 is controlled by the capture/compare bit CAPx when P3SEL.x bit is set.
If P3SEL.x is reset,the direction bit P3DIR.x defines the direction in- or output.
In compare mode the input signal can not be latched into the capture/compare register bit SCCI.
No workaround.
Особое внимание прошу обратить на последнюю строчку!
Кто с таким уже сталкивался?
Как обошли?
Неужели надо запускать другой CCR и по его COMPARE событию
делать программный CAPTURE, но всё-равно теряем SCII бит.
Как тогда UART (RX)организовать???
E-mail: info@telesys.ru