Отправлено saper 10 октября 2003 г. 10:26 В ответ на: Пишете свой проект на VHDL, включаете в него в качестве модуля текст ядра, заливаете все это в FPGA (напр. Altera) и вперед. Только сейчас все это (за исключением ARM) проигрывает Cyclon+NIOS (от Altera) - и по ценам, и по качеству. отправлено АКЛ 10 октября 2003 г. 10:22

• NIOS тоже не проблема - в Quartus он включается в качестве бесплатного приложения — АКЛ   (10.10.2003 10:28, пустое)
  • там ведь вроде куча ограничений? — saper   (10.10.2003 10:32, пустое)
    • Возможно, но сопоставление цен на APEX и CYCLON не оставляет сомнений в том, какие проблемы проще решать — АКЛ   (10.10.2003 10:39, пустое)
      • не понял ответа можно его разъяснить — saper   (10.10.2003 10:42, пустое)
        • Какие ограничения Вас смущают? — АКЛ   (10.10.2003 11:20, пустое)
          • делается проект цифрового телепередатчика и заложили плис apex1 порядка 60уе но так как платка будет не из маленьких то в виде экономии места хотелось бы всё запихнуть в плис — saper   (10.10.2003 11:50, пустое)
            • По моим данным CYCLON вместе с загрузочной FLASH обойдется раз в 10 дешевле. Вопрос только в том: влезет ли Ваше "все" в оставшуюся часть FPGA? — АКЛ   (10.10.2003 12:01, пустое)
              • ep1c12240qf-1 стоит 200уе то есть этот вариант даже не рассматривается гораздо дороже чем acex1 — saper   (10.10.2003 12:27, пустое)