|
Обычно связываем несколько DSP. При цене на EP1K10 например около 10 у.е. в ней можно организовать три буфера FIFO или три двухпортовки. Что гораздо выгоднее двухпортовых SRAM или отдельных FIFOшек. Небольшого (относительно) объема их блоков памяти обычно оказывается достаточно. Да и остальную логику - флажки, мейлбоксы, прерывания - в FPGA запихать просто. Грузить ее по последовательной схеме из одного из процессоров.
E-mail: info@telesys.ru